书目详细信息
： System Verilog数字系统设计
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-121-12456-3:CNY39.00 |
|---|---|
| 作品语种： | chi eng |
| 出版国别： | CN 110000 |
| 题名责任者项： | System Verilog数字系统设计/.(英)兹沃林斯基(Mark Zwolinski)著/.夏宇闻译 |
| 出版发行项： | 北京:,电子工业出版社:,2011 |
| 载体形态项： | 16,262页:;+26cm |
| 一般附注： | 国外电子与通信教材系列 |
| 提要文摘： | 本书讲授用System Verilog语言设计/验证数字系统的基本概念和具体方法。在介绍基本语法的基础上，阐述了如何用RTL级的SystemVerilog构成可综合的数字电路/组件/系统，以及如何用行为级的System Verilog搭建测试平台，对设计进行验证等。 |
| 并列题名： | Digital system design with System Verilog eng |
| 题名主题： | 硬件描述语言 程序设计 教材 |
| 题名主题： | 硬件描述语言 |
| 题名主题： | 程序设计 |
| 非控主题词： | System Verilog |
| 中图分类： | TP312VH |
| 个人名称等同： | 兹沃林斯基 (英) (Zwolinski, Mark ) 著 |
| 个人名称次要： | 夏宇闻 译 |
| 记录来源： | CN LCDUT-LS 20111220 |